PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-101670

(43)Date of publication of application: 16.04.1996

(51)Int.CI.

G02F 1/133

(21)Application number: 07-232708

(22)Date of filing:

11.09.1995


(71)Applicant: SEIKO EPSON CORP

(72)Inventor: WAKAI YOICHI

(54) DRIVE CIRCUIT FOR LIQUID CRYSTAL DISPLAY BODY AND LIQUID CRYSTAL DISPLAY DEVICE (57)Abstract:

PURPOSE: To provide a circuit capable of easily realizing nonlinear correction of the video signal data for non-linearly compensating an applied voltage to a liquid crystal display body and transmissivity, that is, a luminance characteristic.

CONSTITUTION: In the drive circuit for liquid crystal display body constituted so as to modulate a gradation level shown by the image data to a duty of a drive signal supplied to the pixel of the liquid crystal body, this circuit is provided with a selection means 107 selecting M pieces in a prescribed period from a frequency signal f1 supplying the drive signal to respective pixels and having N pieces of pulses in the prescribed period, a counter means 102 counting the output of the selection means 107, a comparison means 103 comparing the output of the counter means 102 with the gradation level shown by the image data and an output means supplying ON potential to the pixels at the first half or the second half of comparison detection timing in the prescribed period based on the comparison detection of the comparison means 103, and the selection means 107 is provided with a counter counting the frequency signal f1 and a decoding means decoding plural outputs



from the counter and outputting a timing signal of M pieces of pulses selected from N pieces of pulses.

LEGAL STATUS

[Date of request for examination] 11.10.1995

[Date of sending the examiner's decision of 10.09.1996 rejection]

[Kind of final disposal of application other than the

withdrawal examiner's decision of rejection or application

converted registration]

[Date of final disposal for application] 20.12.1996

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Best Available Copy

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-101670

(43)公開日 平成8年(1996)4月16日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0.9 G 3/36

G02F 1/133

575

審査請求 有 発明の数1 OL (全 7 頁)

(21)出願番号

特顧平7-232708

(62)分割の表示 (22)出願日 特願昭61-159235の分割 昭和61年(1986)7月7日 (71)出顧人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 若井 洋一

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 液晶表示体の駆動回路及び液晶表示装置

(57)【要約】

【課題】液晶表示体への印加電圧と透過率、すなわち輝度特性の非線型性の補償を行なうための映像信号データの非線型補正を簡便に実現できる回路を提供する。

【解決手段】画像データの示す階調レベルを、液晶表示体の画素に供給する駆動信号のデューティに変調してなる液晶表示体の駆動回路において、各画素に駆動信号を供給する所定期間にN個のパルスを有する周波数信号 f 1 から、所定期間中にM個を選択する選択手段と、選択手段の出力を計数する計数手段と、計数手段の出力と設する計数手段と、計数手段の出力を計算してルとを比較する比較手段と、比較手段の比較検出に基づき、所定期間中の比較検出タイミングの前半又は後半にON電位を画素に供給する出力手段とを備え、選択手段は、周波数信号 f 1 を計数するカウンタと、カウンタからの複数の出力をデコードし、N個のパルスから選択したM個のパルスのタイミング信号を出力するデコード手段とを有する。



【特許請求の範囲】

【請求項1】 (a) デイジタル化された画像データに基づき、選択期間T内で、列方向駆動信号のデューテイを変調させ、階調表示をせしめる、マトリクス型液晶表示体の列方向駆動回路において

- (b) 周波数N/T (Nは正整数) の信号 f_1 中の、M 個 (Mは正整数, N>M) の任意のパルスを選択する手段 (その選択されたパルス群を信号 f_2 とする
-) (c)信号f2 を計数するカウンタ (1)
- (d)選択期間Tにおいて、カウンタ (1)のデイジタルデータと前記画像データとの一致検出時 t1 から選択期間Tの終了まて、ON電位を発生せしめる、もしくは選択期間Tの開始から前記一致検出時 t1 まで、ON電位を発生せしめるPWM (パルス幅変調)信号発生手段を有することを特徴とする液晶表示体の駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマトリクス型液晶表示体の駆動回路、特にその列方向駆動回路に関する。

[0002]

【従来の技術】近年、液晶表示体を画像表示部に用いた 携帯型テレビを中心とした階調表示機器が商品化されつ つある。これらに用いられている液晶表示体としては ①ハイデューテイ駆動(多重マルチプレツタス駆動)と 呼ばれるパツシブ、マトリクス

②TFT (Thin Film Transistor)等の三端子素子、MIM (Metal-Insulator-Metal), ダイオード等の二端子素子を液晶層と直列に介在させたアクテイブ・マトリクスの二種類がある。

【0003】①のパツシプ・マトリクスて階調表示を行 なう場合には、まずアナログ映像信号をA/D(アナロ グーデイジタル)変換し、nビツト(2°の階調表示) の階調コードを発生させ、列方向駆動回路においてその 階調コードに対応した重みを持つデューテイのPWM信 号を選択期間Tで発生きせることによる。そのPWM信 号の発生法としては、例えば選択期間TがTH(TH:テ レビの一水平信号期間) とすると、2ⁿ / THの信号を 基準信号として、その信号を計数し、計数した信号の個 数に対応してON電位幅を決める方法が一般的である。 【0004】回路例を図2に示す。201はA/D変換 された4ビジトの映像データを格納するメモリ、202 はクロック信号 f ($f=24 \times TH$) を計数するカウン タであつて、その4ビットの出力Qo ~Q3 には16進 のバイナリイ・コードが出力される。203はカウンタ 202のQo ~Q3 の4ピツトとメモリ202のMo — ~M3 ⁻ (格納されたデータの反転コード) との一致を 検出する一致検出回路であつて、両コードの一致時に は、204のSRラッチをセツトする。SRラッチ20 4のリセツト入力にはリセツト信号Rが入力されてい

る。またSRラッチ204のQおよびQ一出力は、205のマルチプレクサと接続され、Q=「1」ではON電位VONを、Q=「0ではOFF電位VOFFを206の列方向駆動信号として液晶表示体パネルへ出力する。ここで201,203,204,205,206で一個の列方向駆動回路を形成している。

【0005】この回路のタイムチヤートを図3に示す。 リセツト信号Rは選択期間T=THの周期て出力され る。メモリ201の4ビツトコードにより、図のように (0,0,0,0)~(1,1,1,1)の16段階の 階調信号が204Qに出力される。204Qの「1」の 期間、VONがマルチプレクサ205に出力される。こ のようにデイジタル化された階調コードに対応した重み を持つPWM信号が列方向駆動信号として出力される。 【0006】②のアクテイプ・マトリクスで階調表示を 行う場合については、三端子素子のTFTの例では、第 一例(小口幸一他、「商品化された液晶ポケット・カラ ー・テレビ」、日経エレクトロニクス、1984年9月 10日、P211~240) があり、二端子素子のMI 20 Mの例では、第二例(特開昭59-107328)があ る。いずれも列方向駆動回路としては、サンプル・アン ド・ホールド方式を用いている。この回路例を図4に示 す。401はシフトレジスタで、映像サンプリング信号 を402のサンプル・アンド・ホールド回路へ出力す る. 402はアナログ・スイツチと容量で構成され、ア ナログ・スイッチの一端は映像信号線と接続されている ため、シフトレジスタ401からサンプリング信号が出 力されると、その時点の映像信号の電圧アナログ値が容 量に書きこまれる。線順次方式の場合は、列方向に並ぶ 30 全てのサンプル・アンド・ホールド回路402に映像信 号の電圧アナログ値が書き込まれた後に、イネーブル信 号ENが「1」となつて、403のバツフア回路が能動 状態となり、404列方向駆動信号を発生する。(点順 次方式の場合には、バッファ回路403は必要としな い。) アティブ・マトリクスにおいても、PWM方式で 列方向駆動信号を形成することは可能である。PWM方 式でアクテイプ・マトリクスを駆動する例としては、二 端子素子のアモルフアス・シリコンPNダイオードにつ いての第3例(富樫他、テレビジョン学会技術報告、E 40 D-782、IPD86-3) がある。この場合もPW M信号を発生する列方向駆動回路としては、図2に示し た回路が考えられる。

[0007]

【発明が解決しようとする課題】ところが、従来の液晶 表示体駆動回路では、液晶表示体の持つ特質を充分生か すことができなかつた。

【0008】①映像信号の r 補正 (通常のテレビ映像信号はブラウン管の輝度特性を補償するために r 補正してある)

0 ②液晶表示体への印加電圧とその透過率は一次線型では

10

3

ない。

【0009】③特にアクテイブ・マトリクスの場合、各画素に電荷充電の制御を行なう能動素子の特性、および能動素子と液晶層(図5参照。二端子素子の例)との等価的なCR時定数による電荷充電(時間に対して、充電される電荷は非線型)のため、液晶表示体への印加電圧に対する液晶層へ充電された電荷(すなわち透過率も)の関係も非線型である。

【0010】これらの特性を補償して、液晶表示体の持つ特質を充分生かすためには、これらの特性を補償するように、映像信号データ(アナロダ値、デイジタル値にかかわらず)に何らかの非線型補正を行う必要がある。ところが、既に説明した従来の回路では、このような補正を行なわないか、行なう場合でもアナログの映像信号レベルで非線型補正をやらなければならず、回路構成が極めて復雑となつた。

【0011】このような液晶表示体の電圧-輝度特性の非線型性を補償する回路の公知例としては、特開昭53-148917がある。同例においては、「輝度借号の階調を不等間隔に規定するための輝度変調パルスを発生する輝度変調パルス発生器と、映像信号のレベルに応じて上記輝度変調パルスの一つを選択して表示用信号電極に与える選択スイッチとを備え」ている。しかし、同例では階調に対応した輝度変調パルスを信号線(例えば16階調ならば16本)が多数表示装置内に配線されるため、占有する空間が大となるし、同回路部分をIC化する場合にはその信号線の配線領域が大となるため、IC単価の上昇が問題となる。

【0012】本発明は、以上述べたような液晶表示体への印加電圧と透過率、すなわち輝度特性の非線型性の補償を行なうための映像信号データの非線型補正を簡便に実現できる回路を提供することを目的とする。

[0013]

【課題を解決するための手段】前記目的を実現するため に、本発明は、

- (a) デイジタルされた画像データに基づき、選択期間 T内で、列方向駆動信号のデューテイを変調させ、階調 表示をせしめる、マトリクス型液晶表示体の列方向駆動 回路において
- (b) 周波数N/T (Nは正整数)の信号f1 中の、M個 (Mは正一整散、N>M)の任意のパルスを選択する手段(その選択されたパルス群を信号f2 とする)
- (c) 信号 f 2 を計数するカウンタ (1)
- (d)選択期間Tにおいて、カクンタ(1)のデイジタルデータと前記画像データとの一致検出時 tiから選択期間Tの終了まで、ON電位を発生せしめる、もしくは選択期間Tの開始から前記一致検出時 tiまで、ON電位を発生せしめるPWM(パルス幅変調)信号発生手段を有することを特徴とする。

[0014]

【作用】前記構成によれば、周波数N/Tである信号A中の、M個の任意のパルスを選択する手段により、その選択期間T中にM個のパルスが存在する信号Bは。選択期間T内の任意の位置にM個のパルスを指定できるため、後に述べる作用によつて、そのM個のパルスの間隔に対応する表示階調のレベル変化を任意に設定できる.

(すなわち、液晶表示体への印加電圧と透過率の非線型性を補正するように階調のレベル変化を設定できる。)また、信号Bを計数するカウンタのコードとデイジタル化された画像データの一致を検出することにより、選択期間Tの開始からコード一致まで、もしくはコード一致から選択期間Tの終了までON電位を発生せしめるPWM信号発生手段によって、選択期間T内で任意のパルス間隔を持つ信号Bによる階調表示が実現される。

[0015]

【発明の実施の形態】以下、本発明の一実施例について 図面をもとに説明する。

【0016】階調表示の補正を必要とするパラメータと しては、r補正、液晶の印加電圧と透過率との非線型性 と多々ある。ここでは非線型素子を介して画素への書き 込み電荷量を制御する場合に、画素への電荷充電が液晶 層の容量と駆動回路の出力抵抗、あるいは液晶層に対し てシリーズに接続された非線型素子の抵抗との時定数に よつて、画素に印加される電圧と実際に液晶層に印加さ れる電圧との非線型性による場合の補正を考える。(た だし、印加電圧と透過率との関係は線型とし、ガンマ逆 補正はしないものとする。それらが必要な場合には、以 下に説明する補正について、それらのパラメータをさら にもり込んでパルス間隔を設定すればよい。)これにつ いて、さらに詳しく説明する。図5のように、行電極5 01と列電極502間に、能動素子(非線型素子)50 3と液晶層504がシリーズに接続されている画素で は、その等価回路は図7のように考えられる。ここでR o は行側, 列側それぞれの駆動回路の出力抵抗の合成低 抗であり、RNLは能動素子の等価抵抗(実際には、RNL は電圧に対しての変数と考えられるが、ここでは一定値 とする)、CLcは液晶層の等価容量である。この図から 明らかなように、液晶層への充電電圧Vicは、画素への 印加電圧 V_P に対して、時定数 $\tau = C_{LC} \cdot R$ により決ま る曲線を描く。選択期間T=TH の期間にVLcがVonの 80%まで立上るような時定数τを仮定すれば、VLCの 時間による変化は図8のようになる。この図では、Vo は選択期間TH の全期間にわたつてVonの場合である が、PWMによる電荷書きこみでは、階調のデイジタル データに対応した重みで、Von割合が変化し、それによ つてVLcの到達する電圧が決定きれる。

【0017】図8からわかるように、画素への印加電圧 VP に対して、液晶層への印加電圧VLcは非線型な関係 にある。

50 【0018】この例について、上配の非線型性の補償方

40

5

法を説明する。

【0019】図1は本発明によるその回路構成例である。

【0020】101のメモリ,102のカウンタ,103の一致検出回路,104のSRラッチ,205のマルチプレクサは、図2の201,202,203,204,205と全く同一の機能である。107はパルス選択回路である。f1は例えばテレビの水平PLL回路(図示せず)からの信号で、外部水平同期信号に対して、位相同期のとれたf1=N×fH(fHはテレビの水平同期信号周波数)で発振する電圧制御発振器の発振信号である。パルス選択回路107では、f1を計数して、選択期間TH内でN個のパルス群中のM個、具体的なこの例では14個のパルスを選択して、4ビツトの階調デイジタルデータによる16段階のPWM信号を発生するべく、TH内に14個のパルスが存在するクロツク信号f2をカクンタ102へ供給する。

【0021】ここで、本発明例では $N=80\times4$, f₁ = $80\times4\times$ fH としている。

【0022】次にパルス選択回路102について説明す 20 る。図6はその回路例、図9は各部のタイムチャートで ある。

【0023】602はD型フリップ・フロップであり、ANDゲート603と共に、信号Rの立上り微分パルスを形成する。その微分パルスにより、カウンタ601はリセットされる。カウンタ601は信号 f_1 を計数する9段のバイナリイ・カウンタであつて、その Q_2 $\sim Q_8$ の7ビットの出力には、Nチャンネル。M0SFETによるPLA回路604か接続されている。PLA604は10個の出口を有しており、それぞれ、 $78\sim27$ といつた丸囲みの数値をデコードする。ここで、この数値の設定について説明する。

【0024】図8にCLc×Rの時定数によるVLcの電圧曲線を描いてあるが、曲線上の数字は、一選択期間THを80分割した場合に、THの期間VP=VoNの場合に達成されるVLc=0.8 VPの電圧を均等に15分割した時、それぞれの電圧を得るためのTH/80のパルスの個数である。それらは全部で14個あり、16階調を出すことに対応する。その電圧VLc=0.8×VPを15分割するパルスの個数の80に対する補数が、図6及び図9の丸囲みの数字である。

【0025】605はPLA604のためのプルアツプ 用PチャネルMOSFETである。ANDゲート606 ではPLA604の出力とカウンタ601のQi 出力と の積をとる。

【0026】図9のように、R信号によりカウンタ60 1はリセットされ、信号fiの計数を開始する。PLA 604ではfiの4分周601Qiを計数してゆき、7 8,76~27に14個の「0」パルスを発生する。そ して、ANDゲート606で、さらに601 Q_1 との積をとり、信号 f_2 を発生する。

【0027】この信号 f_2 により、図1 メモリ101のコード (M_3 , M_2 , M_1 , M_0) が2=(0,0,1,0), 6=(0,1,1,0), 12=(1,1,0) の各場合に発生する104 Qの信号を、同じく図9 に示す。104 Qが「1」の時 V_{0N} が選択されて列方向駆動信号106 として出力される。

【0028】このように、メモリ10104ビットコードの増え方に対して、104Qの「1」の割合が非線型になるために、例えば1010コードが2=(0,0,1,0), 6=(0,1,1,0), 12=(1,1,0,0) のそれぞれの場合、図8で4, 16, 44と曲懲上阿示されたVLcが液晶層へ印加される。

[0029]

【発明の効果】以上の構成によつて、本例ではCLc×Rの時定数によつて生ずるVLcのVPに対する非線型性を線型に補償できる。実際の場合には、ガンマの逆補正、液晶層への印加電圧VLcと透過率との非線型性等についても補償する必要があるが、本実施例と同様に、それらについても全て加味して、選択期間TH内に任意の位置にパルスを設定して補償することができる。また、本実施例では図6に示したように、選択期間THを80分割して任意のパルスを選択する例を説明したが、PLA604へのカウンタ601のコードのビツト数をさらに増加させれば、補償精度はさらに向上する。また、本実施例のようにパルス選択をPLA等(ROMも考えられる)で横成すれば、回路全体をIC化した場合に、メタルマスクー層ぐらいの変更で、種の液晶パネルに合わせた印加電圧補償が可能である。

【図面の簡単な説明】

【図1】本発明による液晶表示体の駆動回路構成図。

【図2】従来の液晶表示体の駆動回路構成図(1)。

【図3】図2のタイムチヤート。

【図4】従来の液晶表示体の駆動回路構成図(2)。

【図5】能動素子を有する液晶画素図。

【図6】パルス選択回路構成図。

【図7】図5の等価回路図。

【図8】画素印加電圧VPと液晶層への印加電圧VLcとの関係図。

【図9】図6のタイムチャート。

【符号の説明】


107・・・パルスを選択する手段としてのパルス選択 回路


102・・・カウンタ


105・・・一致検出回路

104 · · · SRラツチ

105・・・マルチプレクサ (105, 104, 105 でPWM信号発生手段を構成する)







【手続補正書】

【提出日】平成7年10月11日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】液晶表示体の駆動回路及び液晶表示装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】画像データの示す階調レベルを、液晶表示体の画素に供給する駆動信号のデューティに変調してなる液晶表示体の駆動回路において、

前記各画素に前記駆動信号を供給する所定期間にN個のパルスを有する周波数信号 f 1 から、前記所定期間中にM個のタイミング信号を選択する選択手段と、

該選択手段の出力を計数する計数手段と、

<u>該計数手段の出力と前記画像データの示す階調レベルと</u>を比較する比較手段と、

該比較手段の比較検出に基づき、前記所定期間中の比較 検出タイミングの前半又は後半にON電位を前記画素に 供給する出力手段とを備え、

前記選択手段は、前記周波数信号 f 1を計数するカウンタと、該カウンタからの複数の出力をデコードし、N個のパルスから選択したM個のタイミング信号を出力するデコード手段とを有することを特徴とする液晶表示体の駆動回路。

【請求項2】画像データの示す階調レベルを駆動信号の

デューティに変調してなる駆動回路と、該駆動回路から 出力された前記駆動信号が画素に供給される液晶表示体 とを有する液晶表示装置において、

前記各画素に前記駆動信号を供給する所定期間にN個のパルスを有する周波数信号flから、前記所定期間中にM個のタイミング信号を選択する選択手段と、該選択手段の出力を計数する計数手段と、

該計数手段の出力と前記画像データの示す階調レベルと を比較する比較手段と、

該比較手段の比較検出に基づき、前記所定期間中の比較 検出タイミングの前半又は後半にON電位を前記画素に 供給する出力手段とを備え、

前記選択手段は、前記周波数信号 f 1を計数するカウンタと、該カウンタからの複数の出力をデコードし、N個のパルスから選択したM個のタイミング信号を出力するデコード手段とを有することを特徴とする液晶表示装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正内容】

[0001]

【発明の属する技術分野】本発明はマトリクス型液晶表示体の駆動回路、特にその列方向駆動回路に関する。<u>ま</u>た、その駆動回路を用いた液晶表示装置に関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正内容】

【0004】回路例を図2に示す。201はA/D変換 された4ビヅトの映像データを格納するメモリ、202 はクロック信号 $f(f=2^4 \times TH)$ を計数するカウン タであつて、その4ビットの出力Qo ~Q3 には16進 のバイナリイ・コードが出力される。203はカウンタ $202000 \sim 03 04$ $^{\circ}$ $^{\circ$ ~M3 (格納されたデータの反転コード) との一致を 検出する一致検出回路であつて、両コードの一致時に は、204のSRラッチをセツトする。SRラッチ20 4のリセツト入力にはリセツト信号Rが入力されてい る。またSRラッチ204のQおよびQ一出力は、20 5のマルチプレクサと接続され、Q=「1」ではON電 位VONを、Q=「0」ではOFF電位VOFFを20 6の列方向駆動信号として液晶表示体パネルへ出力す る。ここで201、203、204、205、206で 一個の列方向駆動回路を形成している。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正内容】

[0013]

【課題を解決するための手段】前記目的を実現するために、本発明は、画像データの示す階調レベルを、液晶表示体の画素に供給する駆動信号のデューティに変調してなる液晶表示体の駆動回路において、前記各画素に前記駆動信号を供給する所定期間にN個のパルスを有する周波数信号 f 1 から、前記所定期間中にM個を選択する選択手段と、該選択手段の出力を計数する計数手段と、該計数手段の出力と前記画像データの示す階調レベルとを

比較する比較手段と、該比較手段の比較検出に基づき、前記所定期間中の比較検出タイミングの前半又は後半に ON電位を前記画素に供給する出力手段とを備え、前記 選択手段は、前記周波数信号 f 1 を計数するカウンタと、該カウンタからの複数の出力をデコードし、N個のパルスから選択したM個のパルスのタイミング信号を出力するデコード手段とを有することを特徴とする。また、この駆動回路とそれにより駆動される液晶表示体を有する液晶表示装置を提供することを特徴とする。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

[0014]

【作用】前記構成によれば、周波数N/T (T:選択期間)である信号A中の、M個の任意のパルスを選択する手段により、その選択期間T中にM個のパルスが存在する信号Bは。選択期間T内の任意の位置にM個のパルスを指定できるため、後に述べる作用によつて、そのM個のパルスの間隔に対応する表示階調のレベル変化を任意に設定できる。(すなわち、液晶表示体への印加電圧と透過率の非線型性を補正するように階調のレベル変化を設定できる。)また、信号Bを計数するカウンタのコードとデイジタル化された画像データの一致を検出することにより、選択期間Tの開始からコード一致まで、もしくはコードー致から選択期間Tの終了までON電位を発生せしめるPWM信号発生手段によって、選択期間T内で任意のパルス間隔を持つ信号Bによる階調表示が実現される。

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items che	cked:
☑ BLACK BORDERS	
MIMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	. 6 . 2.
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
COLOR OR BLACK AND WHITE PHOTOGRAPHS	·
☐ GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
□ other:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)